Maciej Trawka - RankMe

14 papers A 3B 2Misc 1Journal 7Unranked 1

Year	Rank	Type	Title / Venue / Authors
2025	J	`jnl`	A Nonlinear Stream Cipher for Encryption of Test Patterns in Streaming Scan Networks. IEEE Trans. Circuits Syst. I Regul. Pap. Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2025	A	`conf`	Automated Selection of Optimal EDT Input Configuration. ITC Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer
2025	J	`jnl`	Hybrid Ring Generators for In-System Testing. J. Electron. Test. Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2025	B	`conf`	Identification of Failing Flip-Flops with Triangular Test Response Compaction. ETS Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer
2025	J	`jnl`	On Near-Maximum-Length Galois Nonlinear Feedback Shift Registers. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2024	J	`jnl`	H IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2024	A	`conf`	Test Data Encryption with a New Stream Cipher. ITC Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2023	J	`jnl`	A Lightweight True Random Number Generator for Root of Trust Applications. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2023	B	`conf`	Hybrid Ring Generators for In-System Test Applications. ETS Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2022	A	`conf`	Hardware Root of Trust for SSN-basedDFT Ecosystems. ITC Janusz Rajski, Maciej Trawka, Jerzy Tyszer, Bartosz Wlodarczak
2021	J	`jnl`	Autonomous Scan Patterns for Laser Voltage Imaging. IEEE Trans. Emerg. Top. Comput. Wu-Tung Cheng, Sylwester Milewski, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer
2020	J	`jnl`	Scan Integrity Tests for EDT Compression. IEEE Des. Test Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer
2019	Misc	`conf`	On Cyclic Scan Integrity Tests for EDT-based Compression. VTS Wu-Tung Cheng, Grzegorz Mrugalski, Janusz Rajski, Maciej Trawka, Jerzy Tyszer
2014	—	`conf`	High-Speed Serial Embedded Deterministic Test for System-on-Chip Designs. ATS Maciej Trawka, Grzegorz Mrugalski, Nilanjan Mukherjee, Artur Pogiel, Janusz Rajski, Jakub Janicki, Jerzy Tyszer